组合逻辑电路是指在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与电路以前状态无关,而与其他时间的状态无关。其逻辑函数如下: 组合逻辑电路
Li=f(A1,A2,A3……An) (i=1,2,3…m)
其中,A1~An为输入变量,Li为输出变量。
组合逻辑电路的特点归纳如下:
① 输入、输出之间没有返馈延迟通道;
② 电路中无记忆单元。
对于第一个逻辑表达公式或逻辑电路,其真值表可以是唯一的,但其对应的逻辑电路或逻辑表达式可能有多种实现形式,所以,一个特定的逻辑问题,其对应的真值表是唯一的,但实现它的逻辑电路是多种多样的。在实际设计工作中,如果由于某些原因无法获得某些门电路,可以通过变换逻辑表达式变电路,从而能使用其他器件来代替该器件。同时,为了使逻辑电路的设计更简洁,通过各方法对逻辑表达式进行化简是必要的。组合电路可用一组逻辑表达式来描述。设计组合电路直就是实现逻辑表达式。要求在满足逻辑功能和技术要求基础上,力求使电路简单、经济、可靠、实现组合逻辑函数的途径是多种多样的,可采用基本门电路,也可采用中、大规模集成电路。其一般设计步骤为:
① 分析设计要求,列真值表;
② 进行逻辑和必要变换。得出所需要的最简逻辑表达式;
③ 画逻辑图。
在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的,在设计时常要求用最少的逻辑门或导线实现。在asic设计和pld设计中需要处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法。
与逻辑表示只有在决定事物结果的全部条件具备时,结果才发生。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现,因而可以表示输出变量为1的这个组合。 组合逻辑电路的分析分以下几个步骤:
(1)有给定的逻辑电路图,写出输出端的逻辑表达式;
(2)列出真值表;
(3)通过真值表概括出逻辑功能,看原电路是不是最理想,若不是,则对其进行改进。
1.半加器与全加器
①半加器
两个数A、B相加,只求本位之和,暂不管低位送来的进位数,称之为“半加”。
完成半加功能的逻辑电路叫半加器。实际作二进制加法时,两个加数一般都不会是一位,因而不考虑低位进位的半加器是不能解决问题的[1] 。
②全加器
两数相加,不仅考虑本位之和,而且也考虑低位来的进位数,称为“全加”。实现这一功能的逻辑电路叫全加器[1] 。